4

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-179037

(43) Date of publication of application: 06.08.1987

(51)Int.CI.

G06F 12/14 G11C 7/00

(21)Application number: 61-019609

(71)Applicant: TOSHIBA CORP

TOSHIBA COMPUT ENG CORP

(22)Date of filing:

31.01.1986

(72)Inventor: SAKAMOTO HIROYUKI


MIYAZAKI KOICHI

## (54) MEMORY CARD

## (57)Abstract:

PURPOSE: To obtain a memory card capable of protecting a data within a memory, and foreseeing the state of a write protection in the memory card by building in a write protection mechanism in the memory card, and enabling the state of a write protection switch to be read from a main body.

CONSTITUTION: A write protection switch 41 is possessed of a write permitting state and a write prohibiting state, and the output of the switch 41 is inputted to a write protection circuit as a write protection signal, the inverse of WP. To a decoder 42, signals AD0, and AD1 which select input/output ports within the memory card, and a card select signal CS which enables the memory card to operate have been inputted. A write signal WR is sent when a write to the input/output port within the memory card including a write port to a memory chip is performed, and a write signal, the inverse of WE, is outputted when it coincides with the CS, the AD0, the AD1, (the inverse of WP), and



the WR. In this way, when the write protection switch 41 is in the write prohibiting state, the memory write signal, the inverse of WE, is not outputted, and the write to the memory can be prohibited by the write protection switch.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭62 - 179037

(5) Int Cl. 4

Į.

識別記号

庁内整理番号

匈公開 昭和62年(1987)8月6日

G 06 F 12/14 G 11 C 7/00 3 1 0 3 1 5

7737-5B 6549 - 5B

審査請求 未請求 発明の数 1 (全7頁)

**劉発明の名称** 

メモリカード

②特 昭61-19609

29出 昭61(1986)1月31日 願

切発 明 者

坂 本 広 幸 青梅市末広町2丁目9番地 株式会社東芝青梅工場内

切発 明 者

崎 宮

幸

青梅市末広町2丁目9番地 東芝コンピュータエンジニア

リング株式会社内

创出 頣 人 株式会社東芝

川崎市幸区堀川町72番地

①出 願人 東芝コンピユータエン 青梅市末広町2丁目9番地

ジニアリング株式会社

弁理士 鈴江 郊代 理 人 武彦

外2名

明

1. 発明の名称

メモリカード

#### 2. 特許請求の範囲

- (1) データ処理装置に着脱自在で書込み可能 なメモリ案子を内蔵するメモリカードにおいて、 利用者が任意に前記メモリ素子への書込みを許 可または禁止状態に設定可能な書込み保護スイ 状態にあるとき、データ処理装置から前記メモ リ素子への帯込み要求が発生しても前記メモリ 第子への書込みを禁止する書込み保護回路を内 厳することを特徴とするメモリカード。
- (2) 上記替込み保護スイッチが示す状態をデ ータ処理装置から参照することにより普込み保 護の状態をあらかじめ知り得ることを特徴とす る特許請求の範囲第1項記載のメモリカード。
- 3. 発明の詳細な説明

[発明の技術分野]

( オフィスオートメーション ) 機器の外部メモ りとして使用されるメモリカードに関する。

[発明の技術的背景とその問題点]

最近半導体の実装技術の高度化に伴ない、半 導体メモリ素子を内蔵するメモリカードが各種 機器に使用され始めてきた。代表的には、ワー プロをはじめとする小型OA機器のプログラム またはデータファイルとして数K~数10Kパ ッチと、前記書込み保護スイッチが甞込み禁止 イトの容量をもつ RAM (ランダムアクセスメモ リ)を内蔵したメモリカードを使用する例があ る。しかしながら現在存在するメモリカードに は、巷込み保護機構が内蔵されていないために、 関ってデータを書き込み、すでにメモリ中に格 納してあったデータを破壊する危険性があった。 〔 発明の目的〕

本発明は上記事情に鑑みてなされたものであ り、メモリカードにお込み保護機構を内蔵させ ることで、メモリ内のデータを保護し、且つ、 普込み保護スイッチの状態を本体から説み出せ 本発明は、例えばワードプロセッサ等、OA るようにすることによって、メモリカードの当

込み保護の状態をあらかじめ知り得るメモリカ ードを提供することを目的とする。

#### 〔発明の概要〕

## [発明の実施例]

以下、図面を使用して本発明実施例につき詳細に説明する。

第1図は本発明の実施例であるメモリカード の外観を示す図である。図において、1はメモ

第3図に、インタフェースゲートアレイ<u>11</u>の内部構成例を示す。インタフェースゲートアレイ<u>11</u>は、カウンタ101~103、ペッファ111~122、デコーダ131・132、センクタ141・142、そして制御回路151から成る。カウンタ101~103は本体からのメモリアクセスに対して、そのメモリアドレ

第2図は、メモリカードの内部構成例をプロック図として示したものである。インタフェースゲートアレイ11はデータ装選を置本体と聞いてリテップ12間に位置し、本体とメモリのデータ転送を制御するための制御回路が内立されている。メモリチップ12はスタティックランメムアクセスメモリ(SRAM)で、8K×8ピット構成の64Kピット CMOS メモリで構成され

スが設定されるアドレスカウンタである。 RmAoo ~ RmAis はカウンタの内容、ナなわちメ モリアドレスが示される。ペッファ111~ 117は、本体からの信号を受け、パッファ 118~122は、メモリへ信号を送る際に使 われる。アコーダ131は、アドレス信号ADo, AD1 からコントロール信号を作成し、デコーダ 132は、メモリアドレスからチップセレクト 信号 mCSo ~ mCS1 を作り出す。セレクタ141 は、アドレスカウンダ101~103の内容、 メモリの読出しテータのそれぞれを入力して得 いずれの信号を本体へ送るか選択する。またセ レクタ142は、カウンタ102と103の内 容のどちらをデコーダ」32へ送るかを選択す る、制御回路151は各プロックをコントロー ルする各種信号を作成するロジック群である。 ことで、アータ処理装置本体とのインタフェ ース信号につき簡単に付す。まず、DTo - DT1 (DATA)は、8ピットの双方向データ信号であ る。本体はこの信号を介してメモリの読出し/

## 特開昭62-179037(3)

書込み、および、アドレスカウンタ101~ 103の銃出し/贅込みを行なり。 ADa-ADa ( ADDRESS )は、メモリカード内の入出力ポー - トを選択するためのアドレス信号である。RD (READ)は、メモリカードから読出しを行なう 際に出力される信号である。WR(WRITE)は メモリカードに対して甞込みを行なり際に出力 される信号である。 CS ( CARD SELECT ) は、メ モリカードに対する選択信号である。本体はメ モリカードをアクセスする場合、この信号を出 力しなければならない。CE( CARD ENABLE ) は、メモリカードに対して動作を有効にする信 号である。との信号はメモリカード内の電源制 御回路13から入力される。WP(WRITE PROTECT )は、答込み保護信号である。この信 号はメモリカードに付属する書込み保護スイッ チョから供給される信号である。この信号が書 込み保護状態を示しているときはメモリチップ 12に対する動作は禁止される。この信号の状 顔を本体から読み出すことができる。

JP・ ~ JP:(JUMPER ORTION)は、任意に設定できる3ピットのジャンパオプションである。このジャンパオプションは本体から読み出すことができる。この信号はたとえば、同一システムで複数種類のメモリカードを使用する場合にその種類を識別するため等に使用される。SZ。- SZ:(MEMORY SIZE)は、メモリチップの容量を設定するための信号である。64KB(8KB×8)、256KB(32KB×8)、1MB(128KB×8)または2MB(256KB×8)のメモリチップを接続することができ、この信号によってメモリチップの容量を指定する。

次にメモリとのインタフェース信号につき、 簡単に付す。mDo - mD1 ( MEMORY DATA ) は、 メモリに対する統出し/書込みデータが送られ る双方向データ信号である。mAo - mA11 ( MEMORY ADDRESS ) は、メモリに対するアドレ ス信号である。256 KB のアドレス空間をもつ。 mCSo - mCS1 ( MEMORY CHIP SELECT ) は、メモ リに対するチップセレクト信号である。最大メ

マットを示す。

以下本発明突施例の動作につき詳細に説明する。インタフェースゲートアレイ11には4つの入出力ポートが用意されている。との入出力ポートは、アドレス信号(ADo-1)で選択され、リード信号(RD)またはライト信号(WRD)で読出しまたは春込み動作が行なわれる。入出カポートに対する読出しまたは春込み動作はカードセレクト信号(CS)かよびカードエネーアル信号(CE)が共に"1"の場合のみ行なわれる。

次表に入出力ポートおよびその動作を示す。

	_				Γ		T-	T	T	T	T	T	
〈按〉			( NO		2-0	2-0	8-15	8-15	16-19	16-19			
	车			COUNTER	COUNTER	COUNTER	1	COUNTER 16-19	COUNTER	DATA	MTA		
	<b></b>		OPERATI	OPERATI	DDRESS		•	DDRESS	DDRESS	READ ADDRESS	MEMORY 1	EMORY D	
			NOP ( NO OPERATION )	NOP (NO OPERATION)	(1) LOAD ADDRESS COUNTER	(2) RERD ADDRESS	(3) LOAD ADDRESS	(4) READ ADDRESS COUNTER	(5) LOAD ADDRESS	(6) READ A	(7) WRITE MEMORY DATA	(8) READ MEMORY DATA	ILLEGAL
		WR	×	×	7	0	~	0	7	0	-	0	1
	信号额									-			
		RD	×	×	0	-	0	1	0	7	0	1	-
		ADe	×	×	0	0	-	1	0	0	7	1	×
		AD.	×	×	0	0	0	0	1	1	1	1	X
		CB	×	0	1	1	1	1	1	1	1	1	1
		င္သ	0	x	1	1	1	1	1	1	1	1	1

ADR 16-19 はアドレスピット 16-19 とする。

#### (6) READ ADDRESS COUNTER 16-19

アドレスカウンタピット 16-19 の内容及び任意に設定できる3 ピットのジャンパオプション および書込み保護を行なり書込み保護スイッチの状態を読み出す。読み出す際のデータフォーマットを第7 図に示す。図中、 ADR 16-19 は、アドレスピット 16-19、 JP0-2 はジャンパオプション 0-2、 WPはライトプロテクト(書込み保護スイッチの状態;0=書込み可、1=書込み不可)の状態を示すものとする。

#### (7) WRITE MEMORY DATA

あらかじめアドレスカウンタ101~103 で指定されているメモリアドレスに対してデータの督込みを行たう。督込みデータはDTo-7 (データ信号)より供給される。WP信号 (WRITE PROTECT)が"0"の場合、メモリに 対する街込みは禁止される。WR信号(WRITE) の後級でアドレスカウンタ101~103の内 但し、1は"HIGH"、0は"LOW"、Xは DONT CARE とする。

以下、各入出力ポートの動作につき、以下に列挙する。

#### (1) LOAD ADDRESS COUNTER 0-7

アドレスカウンタピット 0-7 化アクセスすべきメモリアドレスを書き込む。電源投入直接のアドレスカウンタ101~103の内容は不定である。

#### (2) READ ADDRESS COUNTER 0-7

アドレスカウンタピット 0-7 の内容を観出す。

(3) LOAD ADDRESS COUNTER 8-15

アドレスカウンタのピット 8~15 にアクセスすべきメモリアドレスを奪き込む。

(4) READ ADDRESS COUNTER 8-15

ナドレスカウンタピット 8~15 の内容を読出す。

(5) LOAD ADDRESS COUNTER 16-19

アドレスカウンタのピット 16-19 化アクセス すべきメモリアドレスを書き込む。 答き込む際 のデータフォーマットを第 6 図に示す。図中、

容がインクリメント(+1)される。

## (8) READ MEMORY DATA

あらかじめアドレスカウンタ 1 0 1 ~ 1 0 3 で指定されているメモリアドレスからデータの 既出しを行なう。読出しアータは DTo-7 (アー タ信号)に出力される。 R D 信号 (READ)の後 級でアドレスカウンタ 1 0 1~ 1 0 3 の内容が インクリメント (+1)される。

特開昭62-179037 (5)

を行なり際に送られる。メモリカード内のメモリなみ信号(WE)は下記の条件が消足されたときに出力される。

 $WE = CS \cdot AD_1 \cdot AD_0 \cdot \overline{WP} \cdot WR$ 

従って、母込み保護スイッチョ」が母込み禁止 状態のときはメモリ母込み信号(WE)は出力 されず、データ処理装置が限ってメモリへの書 込み動作を行なっても母込み保護スイッチによ ってメモリへの母込みを禁止することができる。 第5回は以上の動作をタイミング図で示したも のである。

## [発明の効果]

以上説明の様に本発明に従えば以下に列挙する効果を得ることができる。

- (2) メモリカード利用者が任意に設定できるスイッチにより替込み保護状態(書込み禁止)


ースゲートアレイ、12…メモリチップ、13 …電原制御回路、14…ペックアップ用電池、 101~103…アドレスカウンタ、111、 122…ペッファ、41、131、132…デ コーダ、43…ナンドゲート、141、142 …セレクタ、151…制御回路。


出頭人代理人 弁理士 鈴 江 武 彦


または許可状態を選択できる。

(3) メモリカード上の役込み保護スイッチの 状態を本体から銃み出すことにより登込み可能 かどうかをあらかじめ知ることができる。

## 4. 図面の簡単な説明









第 7 図

# 特開昭62-179037 (6)





第 2 图



第 3 図

# 特開昭62-179037 (フ)





第 5 図